Family list

11 family members for: JP6242433

Derived from 9 applications

1 Active matrix substrate.

Inventor: NODA KAZUHIRO (JP); NAKAMURA Applicant: SONY CORP (JP)

SHINJI (JP); (+2)

EC: G02F1/1362H **IPC:** G02F1/1362; G02F1/13; (IPC1-7):

G02F1/136

Publication info: DE69332142D D1 - 2002-08-29

2 Active matrix substrate.

Inventor: NODA KAZUHIRO (JP); NAKAMURA Applicant: SONY CORP (JP)

SHINJI (JP); (+2)

EC: G02F1/1362H **IPC:** G02F1/1362; G02F1/13; (IPC1-7):

G02F1/136

Publication info: DE69332142T T2 - 2003-03-06

3 Active matrix substrate.

Inventor: NODA KAZUHIRO C O SONY CORPORA **Applicant:** SONY CORP (JP)

(JP); NAKAMURA SHINJI C O SONY CORPO (JP); (+2)

EC: G02F1/1362H **IPC:** G02F1/1362; G02F1/13; (IPC1-7):

G02F1/136

Publication info: EP0603866 A1 - 1994-06-29

EP0603866 B1 - 2002-07-24

4 ACTIVE MATRIX SUBSTRATE

Inventor: NODA KAZUHIRO; KADOTA HISASHI; Applicant: SONY CORP

(+2) **EC:**

IPC: G02F1/1333; G02F1/136; G02F1/1368 (+

Publication info: JP3383047B2 B2 - 2003-03-04 **JP6242433 A** - 1994-09-02

5 ACTIVE MATRIX LIQUID CRYSTAL DISPLAY DEVICE

Inventor: NODA KAZUHIRO; NAKAMURA SHINJI; Applicant: SONY CORP

(+1)

IPC: *G02F1/1343*; G02F1/13; (IPC1-7):

G02F1/1343

Publication info: JP7020481 A - 1995-01-24

6 ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE

Inventor: KADOTA HISASHI; NAKAMURA SHINJI; Applicant: SONY CORP

(+2)

EC: IPC: G02F1/133; G02F1/136; G02F1/1368 (+

Publication info: JP7020496 A - 1995-01-24

7 ACTIVE MATRIX LIQUID CRYSTAL DISPLAY DEVICE

Inventor: NODA KAZUHIRO; NAKAMURA SHINJI; Applicant: SONY CORP

(+1) **EC:**

IPC: G02F1/1343; G02F1/136; G02F1/1368 (+

Publication info: JP7020497 A - 1995-01-24

B ACTIVE MATRIX SUBSTRATE AND ITS FABRICATION METHOD AND

AMLCD

Inventor: NODA GASUHIRO (JP); NAGAMURA SINJI Applicant: SONY CORP (JP)

(JP); (+2)

EC: G02F1/1362H

IPC: *G02F1/1362*; *G02F1/13*; (IPC1-7):

G02F1/136

Publication info: KR100248617B B1 - 2000-03-15

9 Active-matrix substrate

Inventor: NODA KAZUHIRO (JP); NAKAMUA SHINJI Applicant: SONY CORP (JP)

(JP); (+2)

EC: G02F1/1362H **IPC:** G02F1/1362; G02F1/13; (IPC1-7):

G02F1/1333 (+1)

Publication info: US5585951 A - 1996-12-17

ACTIVE MATRIX SUBSTRATE

Patent number:

JP6242433

Publication date:

1994-09-02

Inventor:

NODA KAZUHIRO; KADOTA HISASHI; NAKAMURA

SHINJI; HAYASHI HISAO

Applicant:

SONY CORP

Classification:

- international:

G02F1/1333; G02F1/136; G02F1/1368; H01L29/786;

G02F1/13; H01L29/66; (IPC1-7): G02F1/1333;

G02F1/136

- european:


Application number: JP19930347349 19931224

Priority number(s): JP19930347349 19931224; JP19920359187 19921225

Report a data error here

Abstract of JP6242433

PURPOSE:To perform uniform orientation control over liquid crystal by forming a laminate structure wherein an upper area including plural pixel electrodes arrayed in a matrix and a lower area including plural thin film transistors(TFT) driving the individual pixel electrodes are put one over the other, and interposing a flattening layer between both the areas. CONSTITUTION: A flattening layer 11 made of transparent resin, etc., is provided so as to fill unevenness in the top surface in the lower area including the TFTs 3. Namely, the flattening layer 11 is interposed between an insulating film 8 between 2nd layers in the lower area and the pixel electrodes 10 in the lower area. This flattening layer 11 is thick enough to fill the unevenness of the TFTs 3 and a metal wiring pattern 7 and flatten them. Consequently, an orientation film 16 has an extremely flat surface and no step part, so a uniform rubbing process can be performed and the uniform orientation control over the entire screen is made possible. Further, the width of a black mask for shielding an orientation defective part is reducible to obtain effects on the improvement of the aperture rate.



(19)日本国特許庁 (JP) (12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-242433

(43)公開日 平成6年(1994)9月2日

(51) Int. Cl. ⁵

識別記号

FΙ

G02F 1/1333

505

9225-2K

1/136

500

9018-2K

審査請求 未請求 請求項の数18 FD (全16頁)

(21)出願番号

特願平5-347349

(22)出願日

平成5年(1993)12月24日

(31)優先権主張番号 特願平4-359187

(32)優先日

平 4 (1992)12月25日

(33)優先権主張国 日本(JP)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 野田 和宏

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 門田 久志

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 中村 真治

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 弁理士 鈴木 晴敏


最終頁に続く

(54) 【発明の名称】アクティブマトリクス基板

(57)【要約】

【目的】 アクティブマトリクス基板表面の凹凸を除去 し液晶配向の均一性を確保する。

【構成】 アクティブマトリクス基板1は、マトリクス 状に配列した複数の画素電極10を含む上側領域と、個 々の画素電極10を駆動する複数の薄膜トランジスタ3 を含む下側領域とを互いに重ねた積層構造を有する。両 領域の間に平坦化層11が介在している。



1

【特許請求の範囲】

【請求項1】 マトリクス状に配列した複数の画素電極 を含む上側領域と、個々の画素電極を駆動する複数の薄 膜トランジスタを含む下側領域とを互いに重ねた積層構 造を有し、両領域の間に平坦化層を介在させた事を特徴 とするアクティブマトリクス基板。

【請求項2】 前記平坦化層は、下側領域表面の凹凸を 埋め平坦化する為に充分な厚みを有する透明樹脂膜から なる事を特徴とする請求項1記載のアクティブマトリク ス基板。

【請求項3】 前記透明樹脂膜はアクリル樹脂からなる 事を特徴とする請求項2記載のアクティブマトリクス基 板。

【請求項4】 個々の画素電極は、該平坦化層を介して 設けられたコンタクトホールを通じて対応する薄膜トラ ンジスタの半導体薄膜に電気接続している事を特徴とす る請求項1記載のアクティブマトリクス基板。

【請求項5】 前記コンタクトホールの内周壁は、平坦 化層により被覆されている事を特徴とする請求項4記載 のアクティブマトリクス基板。

【請求項6】 前記コンタクトホールの底部から平坦化 層が除去されている事を特徴とする請求項4記載のアク ティブマトリクス基板。

【請求項7】 前記コンタクトホールの内周壁に、平坦 化層端面が露出している事を特徴とする請求項4記載の アクティブマトリクス基板。

【請求項8】 マトリクス状に配列した各画素電極の境 界に整合してブラックマスクパタンが一体的に形成され ている事を特徴とする請求項1記載のアクティブマトリ クス基板。

【請求項9】 前記ブラックマスクパタンは、下側領域 に形成された金属配線パタンを兼用した事を特徴とする 請求項8記載のアクティブマトリクス基板。

【請求項10】 カラーフィルタ層が一体的に形成され ている事を特徴とする請求項1記載のアクティブマトリ クス基板。

【請求項11】 前記カラーフィルタ層は、個々の画素 電極に対応して着色された平坦化層の部分からなる事を 特徴とする請求項10記載のアクティブマトリクス基 板。

【請求項12】 各画素電極は、対応する薄膜トランジ スタに電気接続する接続部とこれに連続する有効画素部 とを有しており、該接続部は平坦化層に開口したコンタ クトホールを通じて直接薄膜トランジスタに導通する一 方、該有効画素部直下には平坦化層を介してカラーフィ ルタ層が整合的に設けられている事を特徴とする請求項 1記載のアクティブマトリクス基板。

【請求項13】 薄膜トランジスタを遮閉する様に平坦 化層の上方又は下方に遮光膜が形成されている事を特徴 とする請求項1記載のアクティブマトリクス基板。

【請求項14】 基板上に複数の薄膜トランジスタを含 む第一領域を集積形成する第一工程と、第一領域表面の 凹凸を平坦化層で埋め平坦化する第二工程と、平坦化層 の平らな表面に複数の画素電極をマトリクス状に配列し た第二領域を形成する第三工程とを含む事を特徴とする アクティブマトリクス基板の製造方法。

【請求項15】 前記第二工程は、液状の透明樹脂を塗 布した後硬化する事を特徴とする請求項14記載のアク ティブマトリクス基板の製造方法。

10 【請求項16】 該平坦化層を介して上側の画素電極と 下側の薄膜トランジスタをコンタクトホールを通じて電 気接続する接続工程を含む事を特徴とする請求項14記 載のアクティブマトリクス基板の製造方法。

【請求項17】 前記接続工程は、感光性樹脂からなる 平坦化層に対してフォトリソグラフィ及びエッチングを 施しコンタクトホールを開口する工程を含む請求項16 記載のアクティブマトリクス基板の製造方法。

【請求項18】 所定の間隙を介して互いに対面配置さ れたTFT基板及び対向基板と、該間隙に挿入された液 晶とからなるアクティブマトリクス型液晶表示装置にお いて、

前記TFT基板は、複数の薄膜トランジスタを含む第一 領域と、該第一領域表面の凹凸を埋める平坦化層と、該 平坦化層の平らな表面に形成されたマトリクス状の画素 電極を含み該第一領域に電気接続された第二領域と、該 第二領域表面を被覆し液晶の配向制御を行なう配向層と を有する事を特徴とするアクティブマトリクス型液晶表 示装置。

【発明の詳細な説明】

30 [0001]

> 【産業上の利用分野】本発明は、アクティブマトリクス 型液晶表示装置に関する。より詳しくは、画素電極とス イッチング用の薄膜トランジスタ(TFT)とが集積的 に形成されたアクティブマトリクス基板の平坦化技術に 関する。

[0002]

【従来の技術】図19を参照して、従来のアクティブマ トリクス型液晶表示装置の一般的な構造を簡潔に説明す る。下側の基板101表面には薄膜トランジスタ102 40 が集積的に形成されている。薄膜トランジスタのソース 領域Sには第一層間絶縁膜103を介して金属配線パタ ン104が電気接続している。又、薄膜トランジスタ1 02のドレイン領域Dには第一層間絶縁膜103及び第 二層間絶縁膜105を介して画素電極106が電気接続 している。第二層間絶縁膜105の表面は配向膜107 により被覆されている。この様に、薄膜トランジスタ1 02及び画素電極106が集積的に形成された下側の基 板101を、以下アクティブマトリクス基板又はTFT 基板と呼ぶ事にする。このアクティブマトリクス基板1 50 01には所定の間隙を介して上側の基板108が対面配

置している。上側の基板108の内表面には対向電極1 09及び配向膜110が形成されており、以下対向基板 と呼ぶ事にする。両基板101,108の間隙には、配 向膜107,110によって配向制御された液晶111 が挿入されている。かかる構成を有するアクティブマト リクス型液晶表示装置において、薄膜トランジスタ10 2のゲート電極 G に選択信号を印加した状態で、金属配 線パタン104を介し画像信号を供給すると、画素電極 106に所定の信号電荷が書き込まれる。この画素電極 106と対向電極110との間に生じた電圧により、液 10 晶111の分子配列が変化し、所望の画像表示が行なわ れる。

[0003]

【発明が解決しようとする課題】図19に示した従来構 造では、アクティブマトリクス基板101に薄膜トラン ジスタ102や金属配線パタン104が集積形成されて おり、その表面は起伏が激しく無数の凹凸や段差を含ん でいる。この為、液晶111の配向制御が困難であり均 一な画像表示を得る事ができないという課題がある。特 に、段差部分では液晶の配向が乱れプレチルト角が逆転 したリバースチルトドメインが発生し表示品位が著しく 損なわれる。従来、配向の乱れた領域を遮閉する為に、 対向基板側にブラックマスクパタンを形成していた。こ のブラックマスクパタンは通常配向の乱れがちな画素電 極の端部と重なる様に設けられており、有効表示領域が 犠牲になる。マトリクス状画素電極の配列ピッチを縮小 して高密度化を進めていく際、ブラックマスクパタンの 幅を縮小する事ができず開口率が低下するという課題が ある。さらに、画素ピッチの微細化及びチップサイズの 小型化に伴ない、製造工程上様々な問題が顕在化してい る。例えば、アクティブマトリクス基板表面の凹凸が激 しい為配向膜の厚みむらが生じる。又これと関連して、 配向膜の均一なラビング処理が困難である。さらに、ア クティブマトリクス基板と対向基板を互いに接着する 際、凹凸がある為密着不良が発生する。加えて、従来の 構造では、アクティブマトリクス基板表面の凹凸の影響 を受け、液晶に印加される電界の方向が不均一になり、 一様な透過率制御が困難になるという課題がある。液晶 は画素電極と対向電極との間に印加される電界により配 向状態が変化しオン/オフ制御が行なわれる。しかしな 40 がら、画素電極の周囲に金属配線パタンやゲートライン 等の盛り上がりがあると、横方向の電界の影響を受け、 プレチルト角の乱れと相乗的に作用し、正常な動作が乱 されてしまう。

[0004]

【課題を解決するための手段】上述した従来の技術の課 題に鑑み、本発明はアクティブマトリクス型液晶表示装 置の配向制御を均一化する事を目的とする。又、アクテ ィブマトリクス型液晶表示装置の開口率を改善する事を 目的とする。その為に以下の手段を講じた。即ち、本発 50 第一領域と、該第一領域表面の凹凸を埋める平坦化層

明にかかるアクティブマトリクス基板は、マトリクス状 に配列した複数の画素電極を含む上側領域と、個々の画 素電極を駆動する複数の薄膜トランジスタを含む下側領 域とを互いに重ねた積層構造を有し、両領域の間に平坦 化層を介在させた事を特徴とする。前記平坦化層は、下 側領域表面の凹凸を埋め平坦化する為に充分な厚みを有 する透明樹脂膜からなる。この透明樹脂膜は、例えばア クリル樹脂等からなる。かかる構成において、個々の画 素電極は該平坦化層を介して設けられたコンタクトホー ルを通じて対応する薄膜トランジスタの半導体薄膜に電 気接続している。前記コンタクトホールの内周壁は平坦 化層により被覆されている。あるいは、前記コンタクト ホールの底部から平坦化層が除去された構造としても良 い。あるいは、前記コンタクトホールの内周壁に、平坦 化層端面が露出した構造としても良い。マトリクス状に 配列した各画素電極の境界に整合して、ブラックマスク パタンを一体的に形成しても良い。このブラックマスク

パタンは、下側領域に形成された金属配線パタンを兼用

した構造を採用できる。さらに、カラーフィルタ層を一 体的に形成しても良い。このカラーフィルタ層は、個々

の画素電極に対応して着色された平坦化層の部分からな

る。あるいは、平坦化層とは別にカラーフィルタ層を基

板上に設けても良い。この場合、各電極は対応する薄膜

トランジスタに電気接続する接続部と、これに連続する

有効画素部とを有している。接続部は平坦化層に開口し

たコンタクトホールを通じて直接薄膜トランジスタに導

通する一方、有効画素部直下には平坦化層を介して別体

は、薄膜トランジスタを遮閉する様に平坦化層の上方又

のカラーフィルタ層が整合的に設けられる。好ましく

は下方に遮光膜が形成されている。 【0005】この様に平坦化されたアクティブマトリク ス基板は以下の方法により製造される。即ち、基板上に 複数の薄膜トランジスタを含む第一領域を集積形成する 第一工程と、第一領域表面の凹凸を平坦化層で埋め平坦 化する第二工程と、平坦化層の平らな表面に複数の画素 電極をマトリクス状に配列した第二領域を形成する第三 工程により製造される。前記第二行程は、液状の透明樹 脂を塗布した後硬化する工程からなる。本製造方法は、 該平坦化層を介して上側の画素電極と下側の薄膜トラン ジスタをコンタクトホールを通じて電気接続する接続工 程を含んでいる。前記接続工程は、例えば感光性樹脂か らなる平坦化層に対してフォトリソグラフィ及びエッチ ングを施しコンタクトホールを開口する工程を含んでい

【0006】本発明にかかるアクティブマトリクス型液 晶表示装置は基本的な構成要素として、所定の間隙を介 して互いに対向配置されたTFT基板及び対向基板と、 該間隙に挿入された液晶とを備えている。特徴事項とし て、前記TFT基板は、複数の薄膜トランジスタを含む

20

と、該平坦化層の平らな表面に形成されたマトリクス状 の画素電極を含み該第一領域に電気接続された第二領域 と、該第二領域表面を被覆し液晶の配向制御を行なう配 向層とを有している。

[0007]

【作用】本発明によれば、複数の薄膜トランジスタを含 む下側領域又は第一領域表面の凹凸を埋める為透明樹脂 等からなる平坦化層を用いている。この平坦化層の平ら な表面にマトリクス状の画素電極を含む上側領域又は第 二領域を形成している。さらに、マトリクス状の画素電 極を被覆する様に配向層を設けている。従って、この配 向層は実質的に平坦な表面を有しており段差部の影響を 受けない為リバースチルトドメインを低減させる事が可 能になる。又、画素電極周囲には盛り上がった部分が存 在しない為、横方向の電界の影響を受ける事がなく、安 定した液晶のオン/オフ制御を行なう事ができる。さら に、平坦化層を利用してアクティブマトリクス基板上に ブラックマスクパタンやカラーフィルタ層を一体的に形 成できる。この為、アライメント誤差を考慮する必要が なくなり、従来に比し画素電極の有効表示部を拡大で き、開口率の改善につながる。加えて、平坦化層とは別 体にしてカラーフィルタ層を設ける場合、個々の画素電 極の有効画素部に整合させる一方、接続部から除く様に している。従って、画素電極の接続部は平坦化層を介し て直接薄膜トランジスタに導通する。平坦化層を写真食 刻加工可能な樹脂で構成する事により、コンタクトホー ルを極めて高精度に開口する事が可能になる。

[0008]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は、本発明にかかるアクティブマ トリクス基板の基本的な構成を示す断面図である。図示 する様に、アクティブマトリクス基板1は石英ガラス等 からなる絶縁基板2を用いて構成されており、その表面 には薄膜トランジスタ (TFT) 3が集積的に形成され ている。TFT3は島状にパタニングされた半導体薄膜 4を素子領域として利用している。この半導体薄膜4は 例えば第一のポリシリコン(以下、1 Polyと称す る)からなる。なお本発明はこれに限られるものではな く、ポリシリコンに代え、単結晶シリコンや非晶質シリ コンを用いる事も可能である。半導体薄膜4の上には三 層のゲート絶縁膜を介してゲート電極Gがパタニング形 成されている。このゲート電極Gは、例えば第二のポリ シリコン (以下2Polyと称する) からなる。 TFT 3のソース領域Sには第一層間絶縁膜5に設けられた第 一コンタクトホール6を通じ金属配線パタン7が電気接 続している。第一層間絶縁膜5は例えば燐がドーピング されたガラスからなり以下1PSGと称する。金属配線 パタン7は例えばアルミニウムからなり画像信号ライン その他を構成する。一方、TFT3のドレイン領域Dに

られた第二コンタクトホール9を通じ、画素電極10が 電気接続している。この第二層間絶縁膜8は金属配線パ タン7を被覆する様に成膜されており、同じく燐をドー ピングしたガラス等からなり、以下2PSGと称する。 【0009】本発明の特徴事項として、第二層間絶縁膜 8と画素電極10との間に平坦化層11が介在してい る。この平坦化層11はTFT3や金属配線パタン7の 凹凸を埋め平坦化する為に充分な厚みを有している。平 坦化層11の表面は略完全な平面状態にあり、その上に 画素電極10がパタニング形成される。従って、画素電 極10のレベルには何ら凹凸が存在しない。平坦化層1 1は一般に無色透明である事が要求される。又、第二コ ンタクトホール9を設ける必要がある為、微細加工が可 能でなければならない。さらに、画素電極10のエッチ ング等に薬品を用いる為、所望の耐薬品性が要求され る。加えて、後工程で高温にさらされる為、所定の耐熱 性を要求される。かかる要求特性を満たす為、所望の有 機材料や無機材料が選択される。有機材料としては、例 えばアクリル樹脂やポリイミド樹脂が挙げられる。ポリ イミドは耐熱性に優れているが若干着色がある。これに 対してアクリル樹脂は略完全に無色透明である。これら の樹脂は、例えばスピンコート法や転写法等により塗布 される。無機材料としては、例えば二酸化珪素を主成分 とする無機ガラスが挙げられる。本実施例では、所定の 粘性を有し凹凸を埋めるのに好適なアクリル樹脂を用い ている。以上説明した様に、本発明は集積形成されたT FT3や金属配線パタン7を含む下側領域又は第一領域 と、マトリクス状に配列した画素電極10を含む上側領 域又は第二領域との間に、平坦化層11を介在させた事 を特徴とする。個々の画素電極10は、平坦化層11を 介して設けられた第二コンタクトホール9を通じて対応

6

【0010】かかる構成を有するアクティブマトリクス 基板1を用いて液晶表示装置を構成する事ができる。即 ち、図1に示す様に、液晶表示装置は所定の間隙を介し て互いに対面配置されたアクティブマトリクス基板1と 対向基板12との間に液晶13を挿入した構成となって いる。対向基板12の内表面には対向電極14及び配向 膜15が成膜されている。アクティブマトリクス基板1 の表面にも配向膜16が形成されている。これら一対の 配向膜15,16により、液晶13の配向制御が行なわ れ、例えばツイストネマティックモードが得られる。従 来の構造と異なり、配向膜16は極めて平坦な面を有し ており、段差部がない為一様なラビング処理を行なえ る。従って、画面全体に渡って均一な配向制御が可能に なる。又、画素電極10の周囲には何ら盛り上がった部 分が存在しない。従って液晶13は対向電極14と画素 電極10との間に作用する垂直方向の電界によって完全 に駆動制御され、横方向の電界の影響を受ける事がな は第一層間絶縁膜5及び第二層間絶縁膜8を介して設け 50 い。従来問題となっていたリバースチルトドメインによ

するTFT3の半導体薄膜4に電気接続している。

40

る表示品位の劣化を有効に改善できる。又、対向基板1 2とアクティブマトリクス基板1を互いに精度良く接着 でき、シール部からの液晶漏れ等が生じない。

【0011】次に、図2及び図3を参照して、図1に示 したアクティブマトリクス基板の製造方法を詳細に説明 する。先ず最初に、図2の工程Aにおいて、石英等から なる絶縁基板の表面に1PolyをLPCVD法により 成膜する。次にSiイオン注入を行ない一旦微細化した 後固相成長を行ない1Polyの大粒径化を図る。その 後1Polyを島状にパタニングし素子領域を形成す る。さらにその表面を熱酸化しSiO。としてゲート酸 化膜を得る。さらにボロンイオンを所定濃度で注入し、 予め閾値電圧の調整を行なう。なお、図示しないが同時 に1Polyをパタニングして補助容量を形成できる様 にする。次に工程Bにおいて、LPCVD法によりSi Nを成膜しゲート窒化膜とする。このSiNの表面を熱 酸化しSiO。に転換する。この様にしてSiO。/S iN/SiO₂の三層構造からなる耐圧性に優れたゲー ト絶縁膜が得られる。次にLPCVD法により2Pol yを堆積する。2Polyの低抵抗化を図った後、所定 20 の形状にパタニングしゲート電極Gを得る。次にゲート 電極GをマスクとしてセルフアライメントによりAsイ オンを注入し所謂LDD構造とする。続いてSiNを部 分的にエッチングで除去した後、Asイオンを高濃度で 注入し1Polyにソース領域S及びドレイン領域Dを 設ける。この様にしてNチャネル型のTFTが形成され る。なお、Pチャネル型のTFTを形成する場合にはボ ロンイオンを注入する。続いて工程CにおいてAPCV D法により1PSGを堆積する。この1PSGに第一コ ンタクトホール(1 CON)をパタニング形成した後、 スパッタリングによりアルミニウム(A1)を全面的に 成膜する。これを所定の形状にパタニングしてTFTの ソース領域Sに電気接続する金属配線パタンに加工す る。

【0012】図3の工程Dにおいて、APCVD法によ り、1PSGに重ねて2PSGを堆積し、A1からなる 配線金属パタンを完全に被覆する。続いて工程Eにおい て、2 P S G表面の凹凸を平坦化層で埋める。この為、 本実施例では所定の粘性を有する液状のアクリル樹脂を スピンコーティングで塗布した。その後加熱処理を施し 40 アクリル樹脂を硬化させて平坦化層とした。硬化した平 坦化層に対してフォトリソグラフィ及びエッチングを施 し第二コンタクトホール(2CON)を形成する。この 2 CONの底部にはTFTのドレイン領域Dが露出して いる。なお平坦化層、2PSG、1PSGを貫通する2 CONの形成方法の具体例については後に詳細に説明す る。次に工程Fにおいてスパッタリングにより透明導電 膜を成膜する。本実施例では透明導電膜材料としてIT Oを用いる。ITOは2CONの内部にも充填され、T FTのドレイン領域Dと電気的な導通がとられる。最後 50

に工程GにおいてITOを所定の形状にパタニングし画 素電極とする。以上の工程により平坦化されたアクティ ブマトリクス基板が得られる。

8

【0013】図4を参照して、第二コンタクトホール2 CONの具体的な構成例を幾つか挙げて説明する。この 2 CONは平坦化膜を介して画素電極を構成する I TO と、薄膜トランジスタを構成する1Polyとを互いに 電気接続する為のものであって本発明の重要な要素の1 つである。(A)に示す第一具体例では、第二コンタク トホール2CONの内周壁は、平坦化膜により被覆され ている事を特徴とする。かかる構造を得る為、先ず最初 に1PSG+2PSGの層を大きめに開口し、次に平坦 化膜を塗布した後これを小さめに開口する。かかる構造 では1PSG+2PSGのサイドエッチングや平坦化膜 のオーバハングを防ぐ事ができる為、ITOに段切れ等 の欠陥が発生する惧れが少ない。

【0014】(B)に示す第二具体例は、2CONの底 部から平坦化膜が除去されている事を特徴とする。かか る構造を得る為、最初に平坦化膜を大きめに開口し、次 に1PSG+2PSGを小さめに開口する。1Poly 上に平坦化膜が直接接触しないのでTFT部分への汚染 が少ない。1Poly上に平坦化膜の残渣が残らない 為、コンタクト抵抗への悪影響が少ない。さらに、現状 のプロセスを最大限に適用する事ができるという利点が

【0015】(C)に示す第三具体例は、2CONの内 周壁に平坦化膜端面が露出している事を特徴とする。か かる構造を得る為、平坦化膜及び1PSG+2PSGを 一括してエッチングするか、あるいはセルフアライメン トによりエッチングする。この為プロセスが簡略化でき るという利点がある。但し、1 P S G + 2 P S G の層に サイドエッチが生じた場合にはITO段切れ等の欠陥が 生じる可能性がある。

【0016】図5は、図4(A)に示した第一具体例の 応用例を表わした模式図である。図5(A)に示す様 に、この応用例では第一絶縁膜及び第二絶縁膜の積層を 介して設けられたコンタクトホールを通じ、上側の電極 膜と下側の半導体層とを互いに電気接続している。この 応用例では第一絶縁膜と第二絶縁膜は異なった材料から 構成されており、前者のエッチングレートは後者のエッ チングレートに比べ小さい。従って、コンタクトホール 開口の為エッチング処理を行なうと、第二絶縁膜にサイ ドエッチが現われる。このサイドエッチを埋める為平坦 化膜をコンタクトホール内に充填する。この後、比較的 小さな開口径で平坦化膜をエッチング除去し半導体層表 面を露出させる。引き続き電極膜を成膜し、コンタクト ホール内で半導体層と電気接続させる。図から明らかな 様に、第二絶縁膜のサイドエッチ部分は平坦化膜によっ て完全に被覆されているので、コンタクトホール内壁に 段差が生ぜず、電極膜に段切れ等の惧れがない。

【0017】これに対して(B)に示す参考例は、第二 絶縁膜にサイドエッチの生じた状態で、直接電極膜をコ ンタクトホール内壁に沿って成膜した場合である。この 時にはサイドエッチ部で電極膜の段切れ等の欠陥が発生 する確率が高くなる。

【0018】次に、図6を参照して図4に示したコンタ クトホールの第一具体例の作成方法を詳細に説明する。 なお、この例では平坦化膜として非感光性樹脂を用いて いる。樹脂自体に感光基を含まない為透明性に優れてい るとともに化学的にも安定である。但し、加工性に若干 10 難があり工程が複雑化する。先ず、工程AにおいてPo 1 yの表面にPSGを成膜する。次に工程Bにおいてレ ジストを塗布し露光現像する。ライトアッシングを施し た後レジストをマスクとしてPSGをエッチングする。 この際サイドエッチが発生しPSGの開口径は若干拡が る。工程Cでレジストを剥離する。工程Dで非感光性樹 脂を塗布/焼成し、開口を平坦化膜で埋める。工程Eで レジストを塗布し露光現像を行なって比較的小さな開口 を設ける。最後に工程Fでレジストを介し平坦化膜のエ ッチングを行ないPolyの表面を露出する。平坦化膜 の除去にはプラズマエッチング等のドライエッチングを 用いる。この後レジストを剥離しベイキングを行なう。

【0019】図7を参照して、同じく図4の(A)に示 したコンタクトホールの第一具体例につき、他の作成方 法を説明する。本例では非感光性樹脂に代えて感光性樹 脂を利用し平坦化膜としている。感光性樹脂を用いると プロセスが簡略化できる。フォトリソグラフィ工程のみ でコンタクトホールが作成できる為、面内の均一性が極 めて良好である。先ず工程AでPolyの上にPSGを 成膜する。工程Bでレジストを塗布し露光現像した後、 これをマスクとしてPSGをエッチングする。サイドエ ッチングの為PSGの開口部は若干拡大している。工程 Cでレジストを剥離する。工程Dで感光樹脂からなる平 坦化膜を塗布しPSGに設けられた開口を埋める。最後 に工程Eで平坦化膜を露光現像しPSGの開口内でPo lyの底部を露出させる。この後平坦化膜をベイキング する。

【0020】図8は、図4の(B)に示したコンタクト ホールの第二具体例を、非感光性樹脂により形成する方 法を示す。先ず工程AでPolyの上にPSGを成膜す 40 る。工程Bで非感光性樹脂からなる平坦化膜を塗布し焼 成する。工程Cでレジストを塗布し露光現像する。工程 Dでレジストを介し平坦化膜をエッチング除去する。サ イドエッチングの為平坦化膜の開口径は拡大している。 工程Eで再びレジストを塗布し平坦化膜の開口を埋め る。さらに露光現像を施しPSGの表面を露出させる。 工程Fで、露出した部分のPSGをエッチング除去す る。さらにレジストを剥離した後ベイキングを行なう。 【0021】図9は、同じく図4の(B)に示したコン

する方法を表わしている。工程AでPolyの上にPS Gを成膜する。工程BでPSGの上に感光樹脂からなる 平坦化膜を塗布する。工程Cで平坦化膜の露光、現像、 焼成を行ない比較的大きな開口を設ける。工程Dでレジ ストを塗布し平坦化膜の開口を埋める。さらにレジスト の露光及び現像を行ない比較的小さな開口を設けPSG の表面を露出させる。最後に工程Eで、露出したPSG をエッチング除去する。この後でレジストを剥離しベイ キングを行なう。

【0022】図10は、図4の(C)に示したコンタク トホールの第三具体例を形成する方法を表している。こ の例では非感光性樹脂を利用している。工程AでPol yの上にPSGを成膜する。工程Bで非感光性樹脂を塗 布した後焼成して平坦化膜を成膜する。工程Cでレジス トを塗布し露光現像して所定の開口を設ける。工程Dで レジストを介し平坦化膜をエッチングする。ライトアッ シングを行なった後、工程Eで引き続きPSGをエッチ ングする。最後にレジストを剥離してベイキングを行な

【0023】図11は、同じく図4の(C)に示したコ ンタクトホールの第三具体例につき他の作成方法を示 す。図10に示した方法と異なり、本例では平坦化膜と して感光性樹脂を用いている。先ず工程AでPolyの 上にPSGを成膜する。工程Bで感光性樹脂を塗布し平 坦化膜とする。工程Cで平坦化膜の露光、現像、焼成を 行なう。ライトアッシングを行なった後、工程Dで平坦 化膜をマスクとしてセルフアライメトによりPSGをエ ッチングする。この後ベイキングを行なう。

【0024】次に、本発明にかかる開口率の改善手段に ついて詳細に説明する。その前に、理解を容易にする 為、図12を参照して従来のブラックマスク構造を簡潔 に説明する。図示する様に、TFT基板21の内表面に は所定の配列ピッチで画素電極22がマトリクス状に形 成されている。隣接する画素電極22の間には金属配線 パタン23が設けられている。画素電極22と金属配線 パタン23との間には所定の間隙が設けられている。従 って、画素電極22の寸法は配列ピッチに比べ小さい。 液晶24を挟んで対向基板25が配置されている。対向 基板25の内表面には対向電極26が形成されている。 さらに、互いに隣接する画素電極22の間に整合する様 にブラックマスク27がパタニングされている。対向基 板25とTFT基板21とのアライメントマージンを確 保する為、ブラックマスク27は平面的に見て画素電極 22の端部と重なっている。従って、ブラックマスク2 7により囲まれた開口部の寸法は画素電極22の寸法に 比べ小さくなっている。かかる構成によりブラックマス ク27は光の漏れを防止しコントラストの改善を図って いる。しかしながら、図から理解される様に、配列ピッ チに比べ画素電極22の寸法は小さく、有効画素面積を タクトホールの第二具体例を、感光樹脂を利用して形成 50 規定する開口部の寸法はさらに小さくなっている。従っ

て、開口率は比較的小さな値に止まっている。

【0025】これに対し、図13は本発明にかかるブラ ックマスク構造を表わしている。なお理解を容易にする 為、図12に示した部分と対応する部分には対応する参 照番号を付してある。図示する様に、TFT基板21の 表面凹凸を埋める様に透明平坦化膜28が形成されてお り、さらにその上にはマトリクス状に所定の配列ピッチ で画素電極22が形成されている。本例では、互いに隣 接する画素電極22の境界部と整合する様に金属配線パ タン23がTFT基板21上にパタニング形成されてい 10 る。従って、この金属配列パタン23がブラックマスク として機能する。なお斜め方向から観察した場合の視差 を考慮して、金属配線パタン23は、僅かに画素電極2 2の端部と平面的に見て重なっている。従って、画素電 極22の寸法は配列ピッチに比べ若干短くなっている。 一方、液晶24を介して対面配置した対向基板25には ブラックマスクは形成されていない。図から明らかな様 に、対向基板25側から見た開口部寸法は、画素寸法か ら金属配線パタン23が重複した部分を差し引いたもの であり、配列ピッチに比べ若干小さいに過ぎない。従っ 20 て、従来例に比し開口率を相当程度改善する事ができ る。なお本例では金属配線パタン23をブラックマスク に兼用しているが、これに限られるものではない。例え ば、互いに隣接する画素電極22の境界部に沿って、透 明平坦化膜28を選択的に黒色に着色しても良い。

【0026】図14は、図12に示した従来例の平面パ タン形状を表わしており、具体的な数値を与えて開口率 を計算している。画素電極22は幅方向両側から一対の 金属配線パタン23によって挟まれており、上下両側か ら第二ポリシリコンにより構成される補助容量ライン2 9とゲートライン30により囲まれている。本例では画 素電極 2 2 の幅方向配列ピッチは 3 0 μmに設定されて おり、長手方向配列ピッチは41μmに設定されてい る。又、画素電極22の幅寸法は22.5 μmに設定さ れており、長手寸法は25.5μmに設定されている。 さらに、有効画素領域を規定する開口部の幅寸法は1 6. 5μ mであり、その長手寸法は19. 5μ mであ る。従って、この従来例における1画素当たりの開口率 は、(16.5 μ m×19.5 μ m)×100/(30 μ m×41 μ m) = 26.2%となる。この従来例では 40 ブラックマスクが対向基板上に形成されている為、画素 電極22とのアライメントマージンをある程度確保する 必要があり、この為開口部面積が著しく制限を受けてい る。即ち幅方向に関し、金属配線パタン23の内端から 5 μ mの幅でブラックマスクに覆われ、補助容量ライン 29の内端から3.0μmの幅部分が遮閉され、ゲート ライン30の内端から1.5μmの幅部分が遮閉されて いる。

【0027】図15は、図13に示した本発明にかかるプラックマスク構造の平面パタン形状を示す。具体的な 50

数値を入れて開口率を計算している。図14に示した従来例との比較を容易にする為、同様に画素の幅方向配列ピッチを 30μ mに設定し、長手方向配列ピッチを 41μ mに設定している。本実施例では、画素開口部の幅寸法が従来の 16.5μ mに比べ、 25.0μ mまで拡大している。即ち、金属配線パタン23をブラックマスクとして兼用する事により、開口部幅寸法の大幅な拡大が可能になる。実質的に画素電極22端部と各金属配線パタン23の重なった部分のみが開口部から除かれる。

又、開口部の長手方向寸法については、従来の19.5 μ mに比べ、21.0 μ mまで若干拡大されている。従来、補助容量ライン29 の内端部から3 μ mの幅を遮閉する必要があるのに対し、本発明では1.5 μ mの幅のみを遮閉すれば十分である。即ち、本発明では補助容量ライン29 は平坦化膜に埋設されており画素電極レベルまで突出していない。従って横方向電界の影響を受けなくて済むので、従来に比し開口部端部を1.5 μ m程度外側に拡大可能である。この結果、1 画素当たりの開口率は(16.5 μ m+2 × (3.0 μ m+1.2 μ m)× (19.5 μ m+1.5 μ m)× (19.5 μ m+1.5 μ m)× (19.5 μ m+1.5 μ m) × 10.0 / (3.0 μ m×4.1 μ m)=4.2 1.5 1

【0028】図16は本発明にかかるアクティブマトリ クス基板の遮光構造の一例を示す模式的な断面図であ る。前述した様に、互いに隣接する画素電極の境界部分 については、金属配線パタンをブラックマスクとして利 用する事により、少なくとも部分的に遮閉する事ができ る。しかしながら、TFTの部分についてはこの遮光構 造を採用できない。そこで、図16の構造では、TFT 部を選択的に遮閉する為、金属等からなる遮光層51を 用いている。図示する様に、基板52の表面にはTFT が集積的に形成されている。このTFTを被覆する様に 層間絶縁膜53が成膜されている。この層間絶縁膜53 を介して第一コンタクトホール54を通じ金属配線パタ ン55がTFTのソース領域Sに電気接続されている。 このTFTは所定の形状にパタニングされた遮光層51 によって遮閉されている。さらに、TFTの上にはその 凹凸を埋める為平坦化層56が成膜されている。平坦化 層56、遮光層51、層間絶縁膜53を挿通する第二コ ンタクトホール57を通じて、画素電極58がTFTの ドレイン領域Dに電気接続されている。本例では遮光層 51を用いる事により、TFTを略完全に遮閉する事が できる。しかしながら、第二コンタクトホール57の部 分については遮光層51が除去される為、若干の光漏れ が生じる。

【0029】図17は、図16に示した遮光構造の改良 例を示す模式的な断面図である。理解を容易にする為、 対応する部分には対応する参照番号を付してある。図1 6に示した構造と異なる点は、遮光層59が平坦化層5 6の上側に形成されている事である。かかる構成により 第二コンタクトホール57を含めTFT全体を完全に遮 閉する事ができる。しかしながら、画素電極58の上に 部分的に重なる為、図16に示した構造に比べ段差が生 じ、若干平坦性が犠牲になる。

【0030】図18はカラーフィルタ層をアクティブマ トリクス基板側に設けた本発明にかかるアクティブマト リクス型カラー液晶表示装置の実施例を示す模式的な断 面図である。図示する様に、本カラー液晶表示装置は所 定の間隙を介して対面配置されたアクティブマトリクス 基板71、対向基板72と両基板の間隙内に挿入された 液晶73とから構成されている。絶縁基板74の表面に はTFTが集積的に形成されている。TFTは島状にパ タニングされた第一ポリシリコン75と、ゲート絶縁膜 76を介してパタニング形成されたゲート電極77とか ら構成されている。このゲート電極77は例えば第二ポ リシリコンからなる。このTFTは第一層間絶縁膜78 により被覆されている。TFTのソース領域Sには第一 層間絶縁膜78に設けられた第一コンタクトホール79 を通して金属配線パタン80が電気接続している。この 金属配線パタン80は第二層間絶縁膜81により被覆さ れている。さらに、その上にはパッシベーション膜82 がパタニング形成されている。このパッシベーション膜 82は、例えばプラズマCVD法により成膜されたp-SiNからなる。パッシベーション膜82の上には遮光 膜83が形成されており、TFTを遮閉する。TFTや 金属配線膜80の凹凸を埋める様に平坦化膜84が堆積 されている。この平坦化膜84は 1μ m~ 2μ m程度の 凹凸を埋める為、少なくとも2. 0μm程度の膜厚を有 する。平坦化膜84、第二層間絶縁膜81、第一層間絶 縁膜78を挿通して第二コンタクトホール85が設けら れている。第二コンタクトホール85の内部及びその周 辺は金属からなる遮光層86により被覆されている。こ の第二コンタクトホール85を介して画素電極87がT FTのドレイン領域Dに電気接続している。本実施例の 特徴事項として、画素電極87に整合する平坦化層84 の部分は所定の色相で着色処理されており、カラーフィ ルタを構成する。平坦化層84の選択的な着色処理は、 例えば染色法等を用いる事ができる。従来と異なり、カ ラーフィルタをアクティブマトリクス基板71側に一体 的に設ける事により、画素電極とカラーフィルタのアラ 40 イメントマージンを考慮する必要がなくなる。なお、画 素電極87の表面は配向膜88により被覆されている。 一方、対向電極72の内表面には対向電極89及び配向 膜90が重ねて成膜されている。上下一対の配向膜9 0,88により挟持された液晶73は所望の配向状態に 均一制御される。

【0031】図20は、オンチップでカラーフィルタ層を設けたアクティブマトリクス基板の他の実施例を示す 模式的な断面図である。図18に示した実施例と異なり、カラーフィルタ層は平坦化層とは別体に設けられて50

いる。図示する様に、絶縁基板201の表面にはTFT が集積的に形成されている。TFTは所定の形状にパタ ニングされた第一ポリシリコン202と、三層のゲート 絶縁膜203を介してパタニング形成されたゲート電極 204とから構成されている。このTFTは第一層間絶 縁膜205により被覆されている。TFTのソース領域 Sには第一層間絶縁膜205に設けられた第一コンタク トホール206を通して金属配線パタン207が電気接 続している。この金属配線パタン207は第二層間絶縁 膜208により被覆されている。さらにその上にはカラ ーフィルタ層209が形成されている。このカラーフィ ルタ層209は樹脂材料にR(赤), G(緑), B (青)の顔料を選択的に分散した組成を有している。 T FT、金属配線207、カラーフィルタ層209の凹凸 を埋める様に平坦化膜210が堆積されている。平坦化 膜210、第二層間絶縁膜208、第一層間絶縁膜20 5を挿通して第二コンタクトホール211が設けられて いる。この第二コンタクトホール211を介して画素電 極213がTFTのドレイン領域Dに電気接続してい る。本実施例の特徴事項として、各画素電極213は対 応するTFTに電気接続する接続部214と、これに連 続する有効画素部215とを有している。前述した様 に、接続部214は平坦化膜210に開口した第二コン タクトホール211を通じて直接TFTのドレイン領域 Dに導通する一方、有効画素部215直下には平坦化膜 210を介してカラーフィルタ層209が整合的に設け られている。この様に本例では、カラーフィルタ層20 9は平坦化膜210と別に設けられており、且つ第二コ ンタクトホール211周りから除かれている。なお本例 では第一ポリシリコン202に前述した画素電極駆動用 のTFTに加え、補助容量220も同時に形成されてい

【0032】図21は、図20に示したアクティブマトリクス基板の模式的な平面図である。図示する様に、マトリクス状に配列された画素電極213には各々カラーフィルタ層209が対応して設けられている。個々のカラーフィルタ層209は順次、R,G,Bに着色されている。前述した様に各画素電極213は接続部214とこれに連続する有効画素部215に分かれている。接続部214は第二コンタクトホール211を介してTFTのドレイン領域Dに電気接続している。一方有効画素部215の内部には点線で示す様に表示領域216が含まれている。カラーフィルタ層209はこの表示領域216を完全に包含する様に、画素電極213の有効画素部215に整合している。カラーフィルタ層209はコンタクトホール211に及ばない様にパタニングされている。

【0033】以上に説明した様に本実施例では、画素電極の有効画素部だけにカラーフィルタ層を設けている。 カラーフィルタ層自体にコンタクトホール開口の様な微

細加工を行なう必要がない。従って、カラーフィルタ層 として顔料分散型の組成を自由に採用する事ができる。 一方、画素電極の接続部には平坦化膜が直接介在してい る。この平坦化膜は透明樹脂等からなり写真食刻加工が 可能であり、微細なコンタクトホールを開口できる。平 坦化膜には顔料等の様な粒径の大きい粒子は含まれてい ない為、微細加工が可能になる。又、平坦化膜は純度の 高い有機樹脂材料等からなり、カラーフィルタの顔料に 含まれる様な金属イオンを含有していない。この為、コ ンタクトホールを介して薄膜トランジスタの素子領域を 10 汚染する惧れがない。以上の様に、本実施例では画素電 極と対応する薄膜トランジスタとのコンタクト形成が非 常に容易になる。カラーフィルタ層自体に微細加工を行 なう必要がない為、カラーフィルタ材料の選択範囲が広 がる。薄膜トランジスタとカラーフィルタ層が直接接触 しない為、素子領域への汚染がなくなる。平坦化膜の加 工技術をそのまま生かして、アクティブマトリクス基板 側にカラーフィルタ層をオンチップ形成できる。

【0034】図22は、カラーフィルタ層がオンチップ形成されたアクティブマトリクス基板の参考例を示す模 20式的な断面図である。図20に示した実施例と対応する部分には対応する参照番号を付して理解を容易にしている。この参考例ではカラーフィルタ層209が全面的に設けられており、その上に平坦化膜を介さず直接に画素電極213が形成されている。カラーフィルタ層209は個々の画素電極に対応して、R、G、Bの各色顔料を選択的に分散している。従って、カラーフィルタ層209は画素電極213の有効画素部215のみならず、接続部214にも及んでいる。この為、薄膜トランジスタのドレイン領域Dに連通するコンタクトホール211は 30カラーフィルタ層209に開口しなくてはならない。

【0035】図23は、図22に示した参考例の模式的 な平面図である。前述した様に、カラーフィルタ層20 9は各画素電極213に対応して選択的に顔料等で着色 されている。カラーフィルタ層209は画素電極213 の有効画素部215のみならず接続部214にも及んで いる。従って、コンタクトホール211もこのカラーフ ィルタ層209を貫通する事になる。上述した様に、カ ラーフィルタ層にはその母材中に着色の為顔料等数μm 単位の粒子が分散され多量に含まれている。この為コン 40 タクトホール開口の様な微細加工を行なう場合、顔料粒 子が障害となって数 µm単位の微細加工は非常に困難で ある。顔料分散型のカラーフィルタを採用しない場合に は実用上材料選定範囲が極めて限定されてしまう。又、 カラーフィルタ層がコンタクトホールを介して直接薄膜 トランジスタのドレイン領域Dに接触する構造となる 為、カラーフィルタに含まれる顔料の金属イオンによる 薄膜トランジスタの汚染が問題となる。

[0036]

【発明の効果】以上説明した様に、本発明によれば、ア 50 程図である。

クティブマトリクス基板に平坦化膜を適用して表面の起 伏を吸収させ段差を取り除いている。従って、液晶分子 のプレチルト角を均一化できリバースチルトドメインを 抑制し表示品位を改善する事ができるという効果があ る。これに関連して、配向不良部を遮閉する為のブラッ クマスクの幅を削減する事が可能となり、開口率の改善 につながるという効果が得られる。平坦化膜を介在させ る事により液晶に印加される電界の方向をプレチルト角 に対して均一化でき、リバースチルトドメインの抑制が 図れるという効果がある。TFT基板の表面起伏が減少 する事により、配向膜の厚みむらがなくなるという効果 がある。同様な理由により、ラビング処理における配向 不良が減少するという効果がある。さらに、シール部の 起伏が減少する事により、上下一対の基板の密着強度が 増加し液晶漏れを防ぐ事ができるという効果がある。平 坦化膜自体を画素電極に整合して着色する事により、カ ラーフィルタをアクティブマトリクス基板上に一体的に 形成でき、上下一対の基板のアライメント精度が緩和で きるという効果がある。なお、カラーフィルタを平坦化 膜と別体に形成する場合、その範囲を画素電極の有効画 素部に限定する一方、コンタクトはカラーフィルタを介 する事なく平坦化膜を通して直接薄膜トランジスタのド レイン領域に連通させる。これにより、コンタクトホー ルの微細加工が容易に行なえるという効果がある。又、 アクティブマトリクス基板側に少なくとも部分的にブラ ックマスクパタンを形成する事が可能となり、同じく上 下一対の基板のアライメント精度を緩和できるという効 果がある。

【図面の簡単な説明】

【図1】本発明にかかるアクティブマトリクス基板の基本的な構成を示す断面図である。

【図2】図1に示したアクティブマトリクス基板の製造 方法を示す工程図である。

【図3】同じく製造方法を示す工程図である。

【図4】アクティブマトリクス基板に設けられる第二コンタクトホールの具体的な構成例を示す模式図である。

【図5】同じくコンタクトホールの構造例を示す模式図である。

【図6】図4に示したコンタクトホールの形成方法を示す工程図である。

【図7】同じくコンタクトホールの形成方法を示す工程 図である。

【図8】同じくコンタクトホールの形成方法を示す工程 図である。

【図9】同じくコンタクトホールの形成方法を示す工程 図である。

【図10】同じくコンタクトホールの形成方法を示す工 程図である。

【図11】同じくコンタクトホールの形成方法を示す工 程図である

【図12】従来のブラックマスク構造を示す模式的な断面図である。

【図13】本発明にかかるブラックマスク構造を示す模式的な断面図である。

【図14】従来のブラックマスクパタン形状を示す平面 図である。

【図15】本発明にかかるブラックマスクパタン形状を 示す平面図である。

【図16】本発明にかかるアクティブマトリクス基板の 遮光構造例を示す断面図である。

【図17】同じく本発明にかかるアクティブマトリクス 基板の他の遮光構造例を示す断面図である。

【図18】本発明にかかるアクティブマトリクス型カラー液晶表示装置のオンチップカラーフィルタ構成を示す 断面図である。

【図19】従来のアクティブマトリクス基板の一般的な 例を示す断面図である。

【図20】本発明にかかるオンチップカラーフィルタ構成の他の例を示す断面図である。

【図21】図20に示したアクティブマトリクス基板の 20 模式的な平面図である。

【図22】オンチップカラーフィルタ構成の参考例を示す断面図である。

18

【図23】図22に示したアクティブマトリクス基板の 模式的な平面図である。

【符号の説明】


- 1 アクティブマトリクス基板
- 2 絶縁基板
- 3 TFT
- 4 半導体薄膜
- 10 5 第一層間絶縁膜
 - 6 第一コンタクトホール
 - 7 金属配線パタン
 - 8 第二層間絶縁膜
 - 9 第二コンタクトホール
 - 10 画素電極
 - 11 平坦化層
 - 12 対向基板
 - 13 液晶
 - 14 対向電極
 - 15 配向膜
 - 16 配向膜


【図1】


【図5】


(A)














(B)









【図12】




【図13】







【図16】




【図17】




【図18】




【図19】




[図20]



【図21】



【図22】



フロントページの続き

(72)発明者 林 久雄

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内